(4) FET

1) 정의

전계효과트랜지스터(Field Effect Transistor)의 약칭이다. 다수 캐리어를 게이트 전극으로 제어 하여 5극 진공관과 유사한 특성을 갖도록 한 3극 제어 소자이다. FET는 소신호부터 대전력까지 다양한 분야에서 사용되고 있다. 게이트의 구조로 분류하면 접합형, 쇼트키형, MOS 형이 있다.

2) 개요

표1 에서와 같이 N채널인 경우 P형 기판 속에 N층, P층을 형성한다.
케이트는 P형층을 형성 한다. 게이트는 P형층, 소스 드레인은 N형층을 각각 인출한다.
그림에서 기호의 화살표 방향은 전류가 흐르는 방향(순 방향 바이어스의 방향)을 나타낸다.
그러나 FET는 게이트에 전류가 흐르지 않는 영역에서 사용하는 바이어스이므로 게이트 소스간네 인가되는 전압은 역 바이어스로 사용해야 한다. 정 특성에서 가장 자주 사용되는 것은 표에 나타난 VGS를 파라미터로 한 VDS-ID 특성이다. 이 특성에서 FET 동작 시의 상태를 알 수 있다.
사용 예는 소스 공통형 증폭회로에서 FET를 사용하기 위한 기본 회로이다. 소스 공통으로 사용하는 경우, 부하 저항 RL에 흐르는 전류 ID를 게이트 소스 간에 역 바이어스로 인가한 전압 VGS에 의해 제어한다.
이때 RL에서 얻어지는 출력전압은 입력 전압보다 커진다.

3) 동작 상태

그림2에 JFET의 동작 상태를 나타낸다. JFET의 VDS-ID 정 특성에 따라 동작 상태를 설명한다. 실제로는 P형 층에도 공핍층이 생성되어 있지만 생략하고 N형의 공핍층에만 주목한다.

① VGS = 0V 인 경우

특성의 가장 위에 있는 커브를 보면 1점에서 게이트 바로 아래에 공핍층이 형성돼 있고 VDS의 증가와 함께 이 공핍층은 확산돼 간다. 그러나 N형층 내에 전류가 흐르는 패스가 남아있으므로 VDS의 증가와 함께 ID도 증가돼 간다.
VDS를 다시 증가한 점에서 공핍층은 N형층에 도달해 버려 N형층에 전류 패스가 존재하지 않는다.
소스 드레인간에 생성된 공핍층은 실제로는 전극 D의 가까운 곳에서 극히 일부가 소스 드레인간을 공핍화하고 있는 것에 불과 하다.따라서 드레인 전류는 흐를 수 있다.
이 때의 현상을 핀치오프(pinch off)라 하며 이 VDS의 값을 핀치 오프 전압이라 한다.
또한 VDS를 크게 하면(C) 공핍층은 드레인 측으로 확산돼 가지만 ID는 거의 변화 하지 않는다. 이와 같이 VDS를 크게해도 ID가 거의 변화하지 않는 정 특성의 5극관 특성이 라고도 한다.

② VGS < 0V인 경우

소스에 대하여 드레인에 정(+)의 작은 전압 VDS를 인가한 채로 게이트에 부전압 VGS를 인가한 상태를 가정한다. 먼저 VGS = 0V로 한 점인 경우 게이트 바로 아래의 공핍층은 작기 때문에 드레인 소스간에 흐르는 전류 패스는 넓고, 바꿔 말하면 소스 드레인간의 저항은 작은 상태이다. 여기서 VGS의 값을 크게 하면 PN 접합 다이오드일 때와 같이 공핍층은 두께워 지고 그 만큼 N형층의 전류통로가 작아진다.즉, 저항이 커져 전류가 흐르기 어려워 진다.(점) 또한 VGS 의 값을 크게 하면 공핍층은 N형층 한도에 도달하여 관통하게 된다. 이 경우, 관통 되는 영역이 크기 때문에 소스 드레인간에는 전류가 전혀 흐를 수 없게 된다.
이것도 핀치오프 현상이며 그 때의 VGS를 '게이트 핀치 오프 전압 또는 '컷오프 전압' 이라 한다. 규격표 등에 표시된 핀치오프 전압은 이 게이트 핀치오프 전압을 의미하고 있는 경우도 있으므로 주의하여야 한다.